PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-150208

(43)Date of publication of application: 02.06.1999

(51)Int.CI.

H01L 23/12 H01L 21/60 H01L 23/29 H01L 23/31

(21)Application number: 09-318067

(71)Applicant: NISSAN MOTOR CO LTD

(22)Date of filing:

19.11.1997


(72)Inventor: KIMURA TOSHIHIRO

(54) MOUNTING OF SEMICONDUCTOR ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To lower mounting height, prevent electric short-circuiting between wires and a semiconductor element, and facilitate the handling of a semiconductor wafer at manufacturing of the semiconductor element. SOLUTION: A annular projection 7 is formed outside of wiring lines 2, to which to a semiconductor element 3 is jointed, and the semiconductor element 3 is jointed onto the wiring line 2 via the an adhesive 4. The wiring lines 2 are connected to electrode parts of

the element 3 by wires 5 extended above the projection 7, and the element 3 and wires 5 are encapsulated with the same encapsulating resin 6 as the material of the projection 7.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-150208

(43)公開日 平成11年(1999)6月2日

(51) Int.Cl.4	識別記号	ΡΙ
H01L 23/1	2	H01L 23/12 W
21/6	0 301	21/60 3 0 1 C
23/2	9	23/12 F
23/3	1	23/30 R
		審査請求 未請求 請求項の数4 OL (全 4 頁)
(21)出願番号	特簡平9-318067	(71)出題人 000003997
(22)出願日	平成9年(1997)11月19日	日産自動車株式会社 神奈川県横浜市神奈川区宝町2番地

神奈川県横浜市神奈川区宝町2番地 日産 自動車株式会社内

(72)発明者 木村 俊広


(74)代理人 弁理士 中村 純之助 (外1名)

(54) 【発明の名称】 半導体素子の実装方法

(57)【要約】

【課題】 実装高さを低くし、しかもワイヤと半導体素子とが電気的に短絡するのを防止し、半導体素子を製造するときの半導体ウェハのハンドリングを容易にする。

【解決手段】 半導体素子3が接合される配線2の外側部にリング状突起体7を形成し、配線2上に半導体素子3を接着剤4を介して接合し、配線2と半導体素子3の電極部とをリング状突起体7の上方を通るワイヤ5によって接続し、リング状突起体7と同一材料の封止樹脂6によって半導体素子3およびワイヤ5を封止する。



【特許請求の範囲】

【請求項1】基板上に配線を形成し、上記基板上に半導体素子を接合し、上記配線と上記半導体素子の電極部とをワイヤによって接続し、封止樹脂によって上記半導体素子および上記ワイヤを封止する半導体素子の実装方法において、上記半導体素子の上記電極部より外側に突起体を設け、上記突起体の上方を通る上記ワイヤにより上記配線と上記半導体素子の上記電極部とを接続したのち、上記封止樹脂によって上記半導体素子および上記ワイヤを封止することを特徴とする半導体素子の実装方法。

【請求項2】上記突起体として、上記封止樹脂と同一な材料からなるものを用いたことを特徴とする請求項1に記載の半導体素子の実装方法。

【請求項3】上記突起体として、上記基板上の上記半導体素子の外側部に形成されたリング状突起体を用いたことを特徴とする請求項1または2に記載の半導体素子の実装方法。

【請求項4】上記突起体として、上記半導体素子の上面 に形成された凸状突起体を用いたことを特徴とする請求 項1または2に記載の半導体素子の実装方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は基板に半導体素子を 実装する半導体累子の実装方法に関するものである。

[0002]

【従来の技術】従来の半導体素子の実装方法(ペアチップ実装方法)においては、基板上に配線を形成し、配線上に半導体素子を接着剤を介して接合し、配線と半導体素子の電極部とをワイヤによって接続し、封止樹脂によって半導体素子およびワイヤを封止している。

[0003]

【発明が解決しようとする課題】しかし、このような半導体素子の実装方法においては、実装高さを低くするために、ワイヤのループ高さを低くすると、ワイヤと半導体素子の端部とが接触するから、ワイヤと半導体素子とが電気的に短絡する。また、実装高さを低くするために、半導体素子の厚さを薄くすると、半導体素子を製造するときに、シリコンウェハ等の半導体ウェハの厚さが薄くなるので、半導体ウェハのハンドリングが困難である。

【0004】本発明は上述の課題を解決するためになされたもので、実装高さを低くすることができ、しかもワイヤと半導体素子とが電気的に短絡することがなく、半導体素子を製造するときの半導体ウェハのハンドリングが容易である半導体素子の実装方法を提供することを目的とする。

[0005]

【課題を解決するための手段】この目的を達成するため、本発明においては、基板上に配線を形成し、上記基

板上に半導体素子を接合し、上記配線と上記半導体素子の電極部とをワイヤによって接続し、封止樹脂によって上記半導体素子および上記ワイヤを封止する半導体素子の実装方法において、上記半導体素子の上記電極部より外側に突起体を設け、上記突起体の上方を通る上記ワイヤにより上記配線と上記半導体素子の上記電極部とを接続したのち、上記封止樹脂によって上記半導体素子および上記ワイヤを封止する。

【0006】この場合、上記突起体として、上記封止樹脂と同一な材料からなるものを用いる。

【0007】これらの場合、上記突起体として、上記基板上の上記半導体素子の外側部に形成されたリング状突起体を用いる。

【0008】また、上記突起体として、上記半導体素子の上面に形成された凸状突起体を用いる。

[0009]

【発明の効果】本発明に係る半導体素子の実装方法においては、ワイヤのループ高さを低くしたとしても、突起体によってワイヤと半導体素子の端部とが接触するのを防止することができるから、ワイヤと半導体素子とが電気的に短絡することがない。また、実装高さを低くするために、半導体素子の厚さを薄く必要がないから、半導体素子を製造するときに半導体ウェハのハンドリングが容易である。

【0010】また、突起体として、封止樹脂と同一な材料からなるものを用いたときには、封止後に半導体素子、ワイヤに対して突起体が悪影響を与えることがない。

[0011]

【発明の実施の形態】図1、図2によりは本発明に係る 半導体素子の実装方法を説明する。まず、図2(a)に示 すように、配線2が形成された基板1上に所定個所に開 穴部を有する金属製板状のメタルマスク8を配置する。 つぎに、図2(b)に示すように、メタルマスク8の開穴 部に樹脂7aをスキージ (ヘラ) 等により充填する。つ ぎに、図2(c)に示すように、メタルマスク8を除去す る。すると、半導体素子3が接合される配線2の外側部 にリング状突起体7が形成される。つぎに、図2(d)に 示すように、配線2上に半導体素子3を接着剤4を介し て接合(ダイポンディング)する。つぎに、 図2(e)に 示すように、配線2と半導体素子3の電極部とをリング 状突起体7の上方を通るワイヤ5によって接続する。つ ぎに、図1に示すように、ポッティング法、ディスペン ス法、キャスティング法などにより、リング状突起体7 と同一材料の封止樹脂6によって半導体素子3およびワ イヤ5を封止する。

【0012】この半導体素子の実装方法においては、ワイヤ5のループ高さを低くしたとしても、リング状突起体7によってワイヤ5と半導体素子3の端部とが接触するのを防止することができるから、ワイヤ5と半導体素

- 子3とが電気的に短絡することがない。また、実装高さ を低くするために、半導体素子3の厚さを薄く必要がな いから、半導体案子3を製造するときに半導体ウェハの ハンドリングが容易である。また、リング状突起体7の 材料は封止樹脂6の材料と同一であるから、封止後に半 導体素子3、ワイヤ5に対してリング状突起体7が悪影 響を与えることがない。 すなわち、リング状突起体 7の 材料として封止樹脂6の材料と異なるものを用いたとき には、リング状突起体7と封止樹脂6との熱膨張係数や 熱伝導率が異なるために、不均一な熱応力が発生し、半 導体素子3のクラック、ワイヤ5の断線等の発生原因と なり、またリング状突起体7と封止樹脂6との界面に水 が侵入し、耐湿性が劣化するが、リング状突起体7の材 料を封止樹脂6の材料と同一としたときには、半導体素 子3のクラック、ワイヤ5の断線等の発生することはな く、また耐湿性が劣化することがない。

【0013】図3は本発明に係る他の半導体素子の実装方法の説明図、図4は図3のA矢視図である。図に示すように、まず、半導体素子3の上面の電極部より外側に凸状突起体9を設ける。すなわち、半導体素子3が分割される前のウェハの状態で、先に述べたメタルマスクを用いた印刷法やスタンピング法等により凸状突起体9を設ける。つぎに、配線2上に半導体素子3を接着剤4を介して接合したのち、配線2と半導体素子3の電極部とを凸状突起体9の上方を通るワイヤ5によって接続し、凸状突起体9と同一材料の封止樹脂6によって半導体素子3およびワイヤ5を封止する。

【0014】この半導体素子の実装方法においても、ワイヤ5のループ高さを低くしたとしても、凸状突起体9

によってワイヤ5と半導体素子3の端部とが接触するのを防止することができるから、ワイヤ5と半導体素子3とが電気的に短絡することがない。また、実装高さを低くするために、半導体素子3の厚さを薄く必要がないから、半導体素子3を製造するときに半導体ウェハのハンドリングが容易である。また、凸状突起体9の材料は封止樹脂6の材料と同一であるから、封止後に半導体素子3、ワイヤ5に対して凸状突起体9が悪影響を与えることがない。

【0015】なお、上述実施の形態においては、突起体としてリング状突起体7、凸状突起体9を設けたが、半導体素子の電極部より外側に他の突起体を設けてもよい。

【図面の簡単な説明】

【図1】本発明に係る半導体素子の実装方法の説明図である。

【図2】本発明に係る半導体素子の実装方法の説明図である。

【図3】本発明に係る他の半導体素子の実装方法の説明 図である。

【図4】図3のA矢視図である。

【符号の説明】

- 1…基板
- 2…配線
- 3 …半導体素子
- 5…ワイヤ
- 6…封止樹脂
- 7…リング状突起体
- 9…凸状突起体

【図3】

【図1】

